Simple CPU en VHDL

Procesador simple implementado en VHDL usando Xilinx Vivado.

📂 Estructura

• src/ → Código fuente VHDL del procesador.
• constr/ → Archivo(s) de constraints (.xdc) para definir pines y relojes.
• sim/ → Testbenches para simulación.
• docs/ → Diagramas y documentación opcional.

▶ Uso

1. Abre simple_cpu.xpr en Vivado.
2. Si los paths se rompen, usa Add Sources → “Add Files by Reference” para volver a enlazar.

💡 Nota

Este repo solo incluye fuentes y constraints, no archivos intermedios de Vivado para mantenerlo ligero.